ModelSim & Verilog - Язык Проектирования Схем §11 Часть 4/5

Verilog & ModelSim §11 Часть 4/5 Tcl- команды среды ModelSim: 00:00 - команды file, exists, vdel; 01:31 - команда vlib; 02:19 - команда vmap; 02:58 - команда vlog; 06:50 - перенос рабочей библиотеки в другую директорию; 15:30 - команда vsim; 25:53 - команда do; 28:05 - запуск ModelSim-а без Quartus-а; 30:38 - справка по командам. Часть 3/5:    • ModelSim & Verilog  - Язык Проектирования ...   Часть 5/5:    • ModelSim & Verilog  - Язык Проектирования ...   Другие видео на тему: Verilog HDL - язык проектирования схем:    • Verilog - Язык Проектирования Схем   Подключаем к ПЛИС(FPGA):    • Подключаем к ПЛИС(FPGA)   Quartus Prime:    • Quartus   Цифровая схемотехника:    • Цифровая схемотехника