Verilog. RAM. Память данных. Стек

Лектор - Прутьянов Виктор https://vk.com/vprutyanov
Сообщество проекта: https://vk.com/drec_courses
Репозиторий с материалами курса:
Приняли участие в создании: Филипп Микоян https://vk.com/philalala
Владислав Молодцов https://vk.com/molvlad
Эдгар Казиахмедов https://vk.com/softed
Снято на базе студии Физтех-Live при поддержке Фонда Целевого Капитала МФТИ.